Zur Übersicht →
Modul 03 / 04
Geplanter Hardwarepfad: RISC-V → SoC IP.
Leistungsfähigkeit, Stabilität und Übergangsüberwachung wandern aus der Software-Referenz, die Schnittstellen bleiben gleich.
Geplanter Hardwarepfad: RISC-V → SoC IP.Abschnitt öffnen
Stufe 2 · geplant
Geplanter Hardwarepfad: RISC-V → SoC IP.
SUBCORE
Verifizierte Kerne übernehmen
Leistungsfähigkeit, Stabilität und Übergangsüberwachung wandern aus der Software-Referenz, die Schnittstellen bleiben gleich.
NUMERIK
Quantisierungsfehler begrenzen
Fixed-/Floating-Point-Formate werden aus der Sensitivität von Ranking-, Health- und Stabilitätsentscheidungen gewählt.
IP
Stabile Hardwaregrenze
Eingänge: Zustand, Diagnose und Policy. Ausgänge: Health, Konfiguration, Stabilitätsstatus und Ressourcen-/Regelbefehle.
NACHWEIS
FPGA vor SoC
Numerische Äquivalenz, Zyklusbudgets und HIL-Fehlerszenarien müssen vor der SoC-Integration bestehen.